因為靜態(tài)重構(gòu)將整個內(nèi)部的邏輯單元都重新配置，此時FPGA被掛起不能執(zhí)行正常操作，重構(gòu)完成后才能恢復(fù)工作，影響系統(tǒng)實時性。動態(tài)重構(gòu)在系統(tǒng)運(yùn)行中能實時全部或部分重構(gòu)，且不中斷正常邏輯輸出，因而更有靈活性和高速度。大多數(shù)FPGA都是基于LUT查找表結(jié)構(gòu)，它們只適用于靜態(tài)重構(gòu)，通過向LUT一次下載全部配置數(shù)據(jù)而設(shè)定FPGA的邏輯功能。根據(jù)FPGA的容量不同、配置方式不同，全部重構(gòu)時間為幾ms到幾秒不等。對于常規(guī)FPGA來說，重載方式多種多樣。在系統(tǒng)調(diào)試階段，一般是通過JTAG電纜從主機(jī)下載配置數(shù)據(jù)，調(diào)試結(jié)束后正式運(yùn)行時一般是將配置數(shù)據(jù)放在串行PROM中，上電時向FPGA加載邏輯。但對于系統(tǒng)實際運(yùn)行還有一些更快更靈活的配置方式。

可以縮短FPGA的重構(gòu)時間，實現(xiàn)靈活重構(gòu)。如ALTERA公司的FPGA可采用串行被動(PS)方式配置，對于2萬邏輯門規(guī)模的EP1K10配置數(shù)據(jù)為20KB，在30MHz的配置時鐘下只要5ms即可全部重構(gòu)。這個速度雖然比不上動態(tài)配置的FPGA，但也比JTAG下載、串行PROM配置方式快多了，姑且稱之為準(zhǔn)動態(tài)重構(gòu)(bogusdynamicrestructuring)。而且在許多系統(tǒng)中FPGA并不時刻都在工作，而是以一定的重復(fù)頻率執(zhí)行任務(wù)，只要在FPGA的空閑時間來得及對其進(jìn)行重新配置，那么在系統(tǒng)宏觀的角度就可以認(rèn)為是動態(tài)配置的，即實時重構(gòu)。近年來，隨著FPGA技術(shù)的發(fā)展。支持重構(gòu)的FPGA器件新品迭現(xiàn)。